[혼공단 10기] 혼자 공부하는 컴퓨터 구조+운영체제 2주차

4장 내용 정리

CPU =  ALU + 제어장치 + 레지스터

04-1. ALU와 제어장치

ALU(산술 연산 장치)

• 레지스터를 통해 피연산자를 받아들이고, 제어장치로부터 수행할 연산을 알려주는 제어 신호를 받아들인다.
• 레지스터와 제어장치로부터 받아들인 피연산자와 제어 신호로 산술 연산, 논리 연산 등 다양한 연산을 수행한다.
• CPU가 레지스터에 접근하는 속도가 더 빠르기 때문에, ALU의 결과값은 메모리가 아닌 레지스터에 우선 저장된다.
•  ALU는 계산 결과와 더불어 플래그를 내보내고, 플래그는 플래그 레지스터에 저장된다.

플래그: 연산 결과에 대한 추가적인 정보를 알 수 있다.

플래그 이름	의미	1일 경우	0일 경우
부호 플래그	연산 결과의 부호	음수	양수
제로 플래그	결과값이 0인지 아닌지	0이다	0이 아니다
캐리 플래그	올림수나 빌림수 발생 여부	발생함	발생 안함
오버플로우 플래그	오버플로우 발생 여부	발생함	발생 안함
인터럽트 플래그	인터럽트 가능 여부	가능함	불가능함
슈퍼바이저 플래그	커널 모드인지 사용자 모드인지	커널 모드	사용자 모드

제어 장치

1. 클럭 신호를 받아들인다.
2. 명령어 레지스터로부터 해석할 명령어를 받아들인다.
3. 플래그 레지스터 속 플래그 값을 받아들인다.
4. 시스템 버스 중 제어 버스로 전달된 제어 신호를 받아들인다.

---

04-2. 레지스터

레지스터

레지스터 이름	영어 이름	역할
프로그램 카운터 (= 명령어 포인터)	Program Counter (= Instruction Pointer)	메모리에서 읽어 들일 명령어의 주소를 저장(변위 주소 지정 방식)
명령어 레지스터	Instruction Register	메모리에서 읽어 들인 명령어를 저장하는 레지스터
메모리 주소 레지스터	Memory Address Register	메모리의 주소를 저장하는 레지스터(주소 버스로 내보낼 주소값만 저장한다.)
메모리 버퍼 레지스터 (= 메모리 데이터 레지스터)	Memory Buffer Register (= Memory Data Register)	메모리와 주고받을 값을 저장하는 레지스터(데이터 버스로 주고받을 값만 저장한다.)
범용 레지스터	general purpose register	다양한 상황에서 자유롭게 사용할 수 있는 레지스터(데이터와 주소를 모두 저장할 수 있다.)
플래그 레지스터	flag register	ALU연산 결과에 따른 플래그를 저장하는 레지스터
스택 포인터	stack pointer	스택에 마지막으로 저장된 값의 위치를 저장하는 레지스터
베이스 레지스터	base-register	기준 주소로 오퍼랜드 값을 더하여 유효 주소를 얻는다.

메모리에 저장된 프로그램을 실행하는 과정

1. 프로그램 카운터에 실행할 명령어의 위치가 저장된다.
2. 주소 버스로 명령어의 위치를 내보낸다.
3. 제어 버스를 통해 제어 신호가, 주소 버스를 통해 주소 레지스터 값이 메모리로 이동한다.
4. 데이터 버스를 통해 메모리에 저장된 값을 메모리 버퍼 레지스터로 전달하고 프로그램 카운터를 증가시킨다
   
   • 프로그램 카운터 값이 증가하여 현재 명령어 처리가 끝나면 CPU는 다음 명령어를 읽어들인다.
5. 메모리 버퍼 레지스터에 저장된 값이 명령어 레지스터로 이동한다.
6. 제어장치에서 명령어 레지스터의 명령어를 해석하고 제어 신호를 발생시킨다.

스택 주소 지정 방식

스택과 스택 포인터를 이용하여 주소를 지정하는 방식으로

마지막으로 저장되어 있는 값의 위치를 스택 포인터가 가리키고 새로운 데이터가 추가되면 그 위에 쌓이고, 스택 포인터에 저장된 주소도 마지막에 쌓인 데이터의 주소로 바뀌게 된다.

 

변위 주소 지정 방식

오퍼랜드 필드의 값과 특정 레지스터의 값을 더하여 유효 주소를 얻어내는 주소 지정 방식으로

프로그램 카운터의 값과 오퍼랜드를 더하면 상대 주소 지정 방식,

베이스 레지스터와 오퍼랜드를 더하면 베이스 레지스터 주소 지정 방식이다.

---

04-3. 명령어 사이클과 인터럽트

명령어 사이클

프로그램 속 각각의 명령어들이 반복되며 실행되는 일정한 주기

• 인출 사이클: 메모리에 있는 명령어를 CPU로 가져오는 단계
• 실행 사이클: 제어장치가 명령어 레지스터에 담긴 값을 해석하고, 제어 신호를 발생시키는 단계
• 간접 사이클: 메모리 접근이 더 필요한 경우의 단계

인터럽트

CPU의 작업을 방해하는 신호

• 동기 인터럽트(예외): CPU에 의해 발생하는 인터럽트로 프로그래밍상의 오류와 같은 예외적인 상황에 마주쳤을 때 발생하는 인터럽트다. 예외의 종류는 다음과 같다.
  1. 폴트: 예외를 처리한 직후 예외가 발생한 명령어부터 실행을 재개
  2. 트랩: 예외를 처리한 직후 예외가 발생한 다음 명령어부터 실행을 재개, 주로 디버깅할 때 사용한다.
  3. 중단: CPU가 실행을 중단시킬 수 밖에 없는 심각한 오류를 발견했을 때 발생하는 예외
  4. 소프트웨어 인터럽트: 시스템 호출이 발생했을 때
• 비동기 인터럽트(하드웨어 인터럽트): 입출력장치에 의해 발생하는 인터럽트로 알림 등의 하드웨어 인터럽트가 발생하기 전까지 입출력 작업 중에도 CPU가 효율적으로 명령어를 처리할 수 있도록 한다. 
  
  1. 입출력장치가 인터럽트 요청 신호를 보낸다.
     • CPU의 작업을 방해하는 인터럽트에 대한 요청
  2. CPU는 실행 사이클이 끝나고 명령어 인출 전 항상 인터럽트 여부를 확인한다.
  3. CPU는 인터럽트 요청을 확인하고 인터럽트 플래그를 통해 현재 인터럽트 수용 여부를 확인한다.
     • 인터럽트 요청 신호를 받아들일지 결정하는 비트
  4. CPU는 인터럽트를 받아들일 수 있다면 지금까지의 작업을 스택에 백업한다.
  5. CPU는 인터럽트 벡터를 참조하여 인터럽트 서비스 루틴을 실행한다.
     • 인터럽트 서비스 루틴의 시작 주소를 포함하는 식별 정보
  6. 인터럽트 서비스 루틴 실행이 끝나면 4에서 백업해 둔 작업을 복구하여 실행을 재개한다.
     • 인터럽트 핸들러라고도 부르며, 인터럽트를 처리하는 프로그램

일반적인 명령어 사이클: 인출 사이클 ↔ 실행 사이클
메모리 접근이 더 필요한 경우: 인출 사이클 → 간접 사이클 → 실행 사이클→인출 사이클
인터럽트가 발생한 경우: 인출 사이클 → 실행 사이클 → 인터럽트 사이클 → 인출 사이클

---

5장 내용 정리

05-1. 빠른 CPU를 위한 설계 기법

클럭: 일반적으로 클럭 속도가 높을수록 CPU 성능이 좋다.

하지만 클럭 속도가 높을 수록 발열이 심하고 CPU에 무리가 간다.

• 단위: 1초당 1클럭을 1Hz, 100Hz이면 1초당 클럭이 100번 반복되는 것

코어와 멀티코어

코어: CPU 속 명령어를 실행하는 부품

멀티코어: 코어가 여러개인 것으로 멀티코어의 처리 속도가 단일 코어보다 더 빠르다.

• 코어가 여러개인 CPU를 멀티코어 CPU 또는 멀티코어 프로세서라고 부른다.

스레드와 멀티스레드(스레드: 실행 흐름의 단위)

• 하드웨어적 스레드(논리 프로세서): 하나의 코어가 동시에 처리하는 명령어 단위
  • 멀티 스레드 프로세서(멀티스레드 CPU): 하나의 코어로 여러 명령어를 동시에 처리하는 CPU
  • 하이퍼스레딩: 인텔의 멀티스레드 기술을 의미한다.
• 소프트웨어적 스레드: 하나의 프로그램에서 독립적으로 실행되는 단위

---

05-2. 명령어 병렬 처리 기법 (ILP: Instruction-Level Parallelism)

1) 명령어 파이프라이닝: 명령어를 파이프라인에 넣고 동시에 처리하는 기법

파이프라인을 사용하지 않는 경우 순차적으로 처리해야 하기 때문에 효율적이지 않다.

파이프라인 위험

파이프라이닝이 성능 향상에 실패하는 특정 경우

• 데이터 위험: 명령어 간 데이터 의존성에 의해 발생한다. 데이터 의존적인 두 명령어를 무작정 동시에 실행하려할 때 파이프라인이 제대로 작동하지 않는 것을 뜻한다.
• 제어 위험: 주로 분기 등으로 인한 프로그램 카운터의 갑작스러운 변화에 의해 발생.
• 구조적 위험(자원 위험): 명령어들을 겹쳐 실행하는 과정에서 서로 다른 명령어가 동시에 같은 CPU 부품을 사용하려할 때 발생.

2) 슈퍼스칼라: CPU 내부에 여러 개의 명령어 파이프라인을 포함한 구조

슈퍼스칼라 프로세서(슈퍼스칼라 CPU): 슈퍼스칼라 구조로 명령어 처리가 가능한 CPU

슈퍼스칼라 프로세서는 이론적으로 파이프라인 개수에 비례하여 프로그램 처리 속도가 빨라지지만, 파이프라인 위험 등의 예상치 못한 문제가 있어 파이프라인 개수와 속도가 반드시 비례하진 않는다.

 

3) 비순차적 명령어 처리(OoOE: Out-of-Order Execution): 오늘날 CPU 성능 향상에 기여한 기법으로, 명령어들을 순차적으로 실행하지 않는 기법이다. 명령어 파이프라이닝과 슈퍼스칼라 기법 모두 여러 명령어의 순차적인 처리를 상정한 방법이다. 이러한 방식은 예상치 못한 상황에서 모든 파이프라인이 멈추게 된다. 비순차적 명령어 처리는 순서를 바꿔 실행해도 무방한 명령어를 먼저 실행하여 명령어  파이프라인이 멈추는 것을 방지하는 기법이다.

---

05-3. CISC와 RISC

명령어 집합 (ISA; Instruction set Architecture): CPU가 이해할 수 있는 명령어들의 모음으로 CPU 제조사마다 ISA가 다르다. ISA가 다르면 CPU가 이해할 수 있는 명령어와 어셈블리어가 달라진다.

CSIC(Complex Instruction Set Computer)	RISC(Reduced Instruction Set Computer)
복잡하고 다양한 명령어	단순하고 적은 명령어
가변 길이 명령어	고정 길이 명령어
다양한 주소 지정 방식	적은 주소 지정 방식(따라서 load-store 구조라고도 함)
프로그램을 이루는 명령어의 수가 적다	프로그램을 이루는 명령어의 수가 많다
여러 클럭에 걸쳐 명령어를 수행한다	1클록 내외로 명령어를 수행한다
파이프라이닝하기 어렵다	파이프라이닝하기 쉽다

---

기본 미션

1) p.125의 확인 문제 2번

• 플래그 레지스터: 연산 결과 혹은 CPU 상태에 대한 부가 정보를 저장하는 레지스터
• 프로그램 카운터: 메모리에서 가져올 명령어의 주소를 저장하는 레지스터
• 범용 레지스터: 데이터와 주소를 모두 저장할 수 있는 레지스터
• 명령어 레지스터: 해석할 명령어를 저장하는 레지스터

2) p.155의 확인 문제 4번

>>> 코어

 

선택 미션

ch.05(05-1) 코어와 스레드, 멀티 코어와 멀티 스레드의 개념을 정리하기

코어: 명령어를 실행할 수 있는 하드웨어 부품

스레드: 명령어를 실행하는 단위

멀티코어 프로세서: 명령어를 실행할 수 있는 하드웨어 부품이 두개 이상 있는 CPU

멀티스레드 프로세서: 하나의 코어로 여러개의 명령어를 동시에 실행할 수 있는 CPU